Springer Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey
Springer
Description
Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey d'occasion à petit prix - Livraison gratuite à partir de 20 € d'acha... Lire la suite
GTIN
9780792383758
Proposé par
Ammareal.fr
Enregistrer le produit
Produit enregistré
Comparez le produit
Historique des prix
Produits connexes
Veuillez sélectionner au moins 2 produits pour comparaison
Afficher la comparaison